No title available

Publication number: JP2003337805 (A) Publication date: 2003-11-28

Also published as: P4108371 (B2)

Inventor(s): - international:


Applicant(s): Classification:

G06F15/173; G06F13/36; G06F13/38; G06F15/16; G06F15/17; G06F15/16; G06F13/36; G06F13/38; (IPC1-7): G06F15/16; G06F13/36; G06F13/38; G06F15/17; G06F15/173

- European:

Application number: JP20020144872 20020520 Priority number(s): JP20020144872 20020520

Abstract of JP 2003337805 (A) PROBLEM TO BE SOLVED: To provide a multiprocessor system capable of realizing data transfer between arbitrary devices, high speed data transfer, and cost reduction.



Data supplied from the esp@cenet database - Worldwide

(19)日本國際許庁 (JP) (12) 公開特許公報(A)

(11)特許出屬公開器長 特開2003-337805 (P2003-337805A)

(43)公開日 平成15年11月28日(2003.11.28)

(51) Int.Cl.7	酸別記号		FΙ		f=73-1°(参考)	
G06F 15	/16 645		C06F	15/16	645	5 B O 4 S
	620				620C	5B061
13,	/36 530			13/36	530A	5 B O 7 7
13,	/38 3 1 0			13/38	310B	
	3 4 0				340C	
		SEASTAND 1	-28 D 28-D17	man ∩ T	(会 7 所)	具数百分数人

(21)出陶器号 特顯2002-144872(P2002-144872)

(22) 出版日 平成14年5月20日(2002, 5, 20) (71) 出脚人 000006013 三萎氮橡桃式会补

東京都千代田区丸の内二丁目2番3号

(72)発明者 岡崎 彰浩

東京都千代田区丸の内二丁目2番3号 三

菱電機株式会社内

(74)代理人 100089118

弁理士 酒井 宏明

Fターム(参考) 5B045 BB14 BB35 GG15


5B061 FF05 GG13 SS04 5B077 AA18 BA02 DD02

(54) 【発明の名称】 マルチプロセッサシステムおよびデータ転送方法

(57)【要約】

【課題】 任意のデバイス間のデータ転送、高速なデー 夕転送、およびコスト抑圧、を実現可能なマルチプロセ ッサシステムを得ること。

【解決手段】 本発明のマルチプロセッサシステムは、 複数のDSP(4,5,6)および複数のペリフェラル (11, 12)を含む構成とし、さらに、DSP間で転 送されるデータを一時的に蓄えるFIFO31と、ペリ フェラルとDSPとの間で転送されるデータを一時的に 蓄えるFIFO(32,33)と、すべてのDSPおよ びFIFOと接続し、デバイス間毎に規定されたアドレ スに応じて入出力ポートの接続を切り替えるクロスバー スイッチ21と、を備え、プロセッサとペリフェラルと の間、およびプロセッサ間、で各FIFOおよびクロス バースイッチ21を経由したデータ転送を行う。



【特許請求の範囲】

【請求項1】 複数のプロセッサおよび複数の周辺装置 を含む構成とし、デバイス(プロセッサ、周辺装置)間 で個別にデータ転送を行うためのマルチプロセッサシス テムにおいて

前記デバイス間で転送されるデータを一時的に蓄えるデ ータ蒸精手段と

前記デバイス間毎に規定されたアドレスに応じて入出力 ポートの接続を切り替える切り替え手段と、

を備えることを特徴とするマルチプロセッサシステム。 【請求項2】 前記複数のプロセッサの1つをマスター とし、残りをスレーブとし、

前記プロセッサと前記周辺装置との間、および前記マス ターとして動作するプロセッサと前記スレープとして動 作するプロセッサとの間、で前記プータ蓄積手段および 前記切り替え手段を経由したデータ転送を行うことを特 徴とする請求項1に記載のマルチプロセッサシステム、

【請求項3】 前記デーク蓄積手段を、 マスターとして動作するプロセッサとスレーブとして動 作するその他のプロセッサとの間で転送されるデータを 一時的に惹えるプロセッサ用FIFOと、

前記周辺機器と前記プロセッサとの間で転送されるデータを前記周辺機器毎に一時的に蓄える複数の周辺装置用 FIFOと

で構成することを特徴とする請求項2に記載のマルチプロセッサシステム。

【請求項4】 前記プロセッサと前記問辺装置との間、 および前記プロセッサ間、で前記データ蓄積手段および 前記切り 費え手段を経由したデータ転送を行うことを特 後とする請求項1 に記載のマルチプロセッサシステム。 【論求項5】 前記データ変酵手段を

プロセッサ間で転送されるデータを一時的に密えるプロセッサ用FIFOと

前記周辺機器と前記プロセッサとの間で転送されるデータを前記周辺機器毎に一時的に蓄える複数の周辺装置用 FIFOと

で構成することを特徴とする請求項4に記載のマルチプロセッサシステム。

【請求項6】 前記切り替え手段としてクロスバースイッチを用いることを特徴とする請求項1~5のいずれか1つに記載のマルチプロセッサシステム。

[請求項7] 接換のプロセッサおよび複数の周辺装置を含むマルチプロセッサシステム内の、デバイス (プロ・サッサ、周辺装置)間のデータ転送方法において、マスターとして動作するプロセッサが、すべてのプロセッサで共有可能なプロセッサ用FIFOおよびデバイス (対して)がよる切り替える切り替える切り替え装置終由で、スレーブとして動作するプロセッサに対してデータを転送する第1の工程と、

スレーブとして動作するプロセッサが、前記プロセッサ 用FIFOおよび前記切り替え装置経由で、マスターと して動作するプロセッサに対してデータを転送する第2 の工程と、

前記プロセッサが、周辺装置個別の周辺装置用FIFO および前記切り替え装置経由で、所望の周辺装置に対し てデータを転送する第3のT程と

前記周辺装置が、前記周辺装置用FIFOおよび前記切り替え装置経由で、所望のプロセッサに対してデータを転送する第4の工程と、

を含むことを特徴とするデータ転送方法。

【請求項8】 複数のプロセッサおよび複数の周辺装置を含むマルチプロセッサシステム内の、デバイス (プロセッサ,周辺装置) 間のデータ転送方法において、

モッリ、Midzawai, MioウアータルはAAにAVIC、 前記プロセッサが、すべてのプロセッサで共有可能なプ ロセッサ用FIFOおよびデバイス間毎に規定されたア ドレスに応じて入出力ボートの接続を切り着える切り着 大装置経由で、所望のプロセッサに対してデータを転送 する第1の工程と、

前記プロセッサが、周辺装置個別の周辺装置用FIFO および前記切り替え装置経由で、所望の周辺装置に対し てデータを転送する第2の工程と、

前記周辺装置が、前記周辺装置用FIFOおよび前記切り替え装置経由で、所望のプロセッサに対してデータを 転送する第3の工程と、

を含むことを特徴とするデータ転送方法。

【発明の詳細な説明】 【0001】

【発明の属する技術分野】本発明は、リアルタイム性を 要求されるマルチプロセッサシステムに関するものであ り、特に、ディジクル組織機を選するためのハーケ ェア構成として好産なマルチプロセッサシステム、およ び当該アルチプロセッサシステムにて実現されるデータ 転送力を大きた。

[0002]

【従来の技術】以下、従来のデータ転送方法について説明する。ディジタル無線機などリアルタイム性が要求されるデータ処理機ででは、高さ、大容像のデータが渡めで要とされる。これを実現するための構成としては、たとば、複数のDSP (Digital Simal Processor)を ルバでディジタル信号処理を行う構成がある。なち、この構成では、大容量のリアルタイムデータを複数のDSPに転送する。

[0003] 図10は、データ航送を表現するための従来のデータ処理装置(第1の使来技術)の構成を示す図であり、100、101、102はDSPであり、110は入出力ペリフェラル (Peripheral)である。ここでは、被数のDSP (100~102)をバス上に配置した状態でデータ転送を行う、入出力ペリフェラル110、参DSPに対してバス上のアドレスを付与すること

により、任意のペリフェラルとDSPとの間でデータ転送を行う。

【0004】図11は、データ転送を実現するための従来のデーク処理装置(第2の従来技術)の構成を示す図である。ここでは、入出かくリフェラル110と各DSP(100~102)との間を汲方向下「FO(BI-FIFO)12ので接続する。FIFOで接続されたデバス間のデーク転送が実現できる。また、FIFのよりデバイス間のデータ転送が分離されるため、DSPバスの利用効率を向上させることができる。

[0005]

「飛卵が解決しようとする裏面」しかしながら、上記第 1の成業技術に記載のデータ転送方法では、ソスポデバ イス間のデータ転送占者されるため、すなわち、バス の占有により他のデバイスがデータ転送を行えなくなる ため、全体として高速なデータ転送を実現するない。 (イス間で施学・フを取るを持ちなくなる では、全体として高速なデータをあると表現するない。 イス間で直接データ転送を行うため、両方に対して同 時にデータ転送処理を行う必要がある。したがって、D SPバスの利用制勢が増加し、バフォーマンスが低下す る。という同題があった。

[0006]また、上記簿2の修本技術に記載のデータ 転送方法では、任霊のデバイス間のデータ転送か不可能 となり、直接FIFOで接続されていないデバイス間の データ販送については、途中のデバイスを中職する必要 がある。したがって、データ配送波度および規則が 低下する、という問題があった。また、上記データ転送 方法では、デバイス数分のFIFOが必要であるため、 コストがかかる。という問題があった。

【0007】本発明は、上記に鑑みてなされたものであって、任意のデバイス間のデータ転送、高速なデータ転送、およびコスト9年(高額部品点数の削減)、を実現可能なマルチプロセッサシステムおよびデータ転送方法を得ることを目的とする。

[0008]

[課題を解決するための手段】上述した課題を解決し、 目的を達成するために、本発明にかかるマルチプロセッ サンステムにあっては、複数のプロセッサおよび複数の 周辺装置を含む網束とし、デバイス (プロセッサ、周辺 装置) 間で場別にデーク転送を行うために、前配デバス 「潤で低送されるデータを一時的に愛えるデーク書稿手 段と、前記デバイス間毎に規定されたアドレスに応じて 入出力ホートの挨続を101章える切り着え手段と、を備 えることを特徴とする。

【0009】つぎの発明にかかるマルチプロセッサシス テムにあっては、前記複数のプロセッサの1つをマスタ ーとし、残りをスレーブとし、前記プロセッサと前記問 辺装置との間、および前記マスターとして動作するプロ セッサと前記スレーブとして動作するプロセッサとの 間、で前記データ蓄積手段および前記切り替え手段を経 由したデータ転送を行うことを特徴とする。

[0010]つ窓の発明にかかるマルチプロセッサシス テムにあっては、前記デーク書積手段を、マスターとし で動作するプロセッサとスレーブとして動作するその他 のプロセッサとの間で転送されるデータを一時的に当え プロセッサ用FIFOと、前記用辺積器を前記プロセッサとの間で転送されるデータを前記周辺積器でに一時 的に導える複数の周辺装置用FIFOと、で構成するこ とを特徴とする

【0011】つぎの発明にかかるマルチプロセッサシステムにあっては、前記プロセッサと前記周辺装置との間、および前記プロセッサ間、で前記データ蓄積手段および前記切り替え手段を絡由したデータ転送を行うことを特徴とする。

【0012】つぎの発明にかかるマルチプロセッサシステムにあっては、前記データ審積手段を、プロセッサ開「I FOと、前記のサータを一時的に基えるプロセッサ用「I FOと、前記周辺機器と前記プロセッサとの間で転送されるデータを前記周辺機器をは一時的に書える複数の周辺整理用「I FOと、で精定することを特徴とする。【0013】つぎの発明にかかるマルチプロセッサシステムにあっては、切り着え手段としてクロスバースイッチを用いることを特徴とする。

【0015】つぎの発明にかかるデータ転送方法にあっては、所定のプロセッサが、すべてのプロセッサで共有 可能なプロセッサ所ド IF Oひよびデルイス間断に迅速 されたアドレスに応じて入出力ボートの接続を切り替え 切り物を支配担任で、所道のプロセッサが、周辺装 電間別の周辺接近用F IF Oひおとが前定切り替え接極性 ので、所道の周辺接近用F IF Oひおとが前定切り替え接極性 ので、所道の周辺接近ドレビアータを転送する第2の 工程と、前記即返接でがしてデータを転送する第2の 工程と、前記即返接でがしてデータを転送する第2の 工程と、前記即返接でがしてデータを転送する第2の でデータを転送する第3の工程と、を含むことを特徴とす る。

[0016]

【発明の実施の形態】以下に、本発明にかかるマルチプロセッサシステムおよびデータ版送方法の実施の形態を 図面に基づいて詳細に説明する。なお、この実施の形態 によりこの発明が限定されるものではない。

[0017] 実施の形態1. 図1位、本等別たかかるマルチプロセッサンステムの実施の形態1の開放を示す図である。1位マスターDSP (masterDSP)であり、2、3はスレープDSP (slaveDSP)であり、11、12は人出力となるペリフェラル (Peripheral)であり、21はそれぞれの入力場子を任意に接続可能なクロスパースイッチ (Cross ar)であり、31、32、33は双方向にデータを転送時間をプロスパースイッチ (in a l F l F l F O に B i ー d r e c t ional F l F l F O に B i ー d r e c t ional F l F l F O である。

【0018】上記マルチプロセッサシスみでは、マス クーDSP1とFIFO31、各DSP(1,2,3) とクロスバースイッチ21が、各DSP(1,2,3) のローカルバスを経由して接続されており、それぞれの 接続に個別にバスアドレスを割り当てる。具体的にい うと、マスターDSP1のローカルバスには、FIFO 31とクロスバースイッチ21が接続されており、それ ぞれのアドレスを書いてアクセスする。

[0019] なお、本実施の形態では、本発明にかかるマルチプロセッサシスをディジクル無線機に適用した場合の一個を観明する。この場合、ペリフェラル11は、たとえば、受信信号をサンプリングする A/D 交換器、すなわち、人力ペリフェラルとして動作する。そり SPでは、ペリフェラル1と経由して受信したデータを復開し、その復期結果を得る。また、この場合、ペリフェラル12は、たとえば、送信信号を連続化するD/A 突換器、すなわち、出力ペリフェラルとして動作す

【0020】ここで、本実施の形態のマルチアロセッサ システムのデータ転送経路について説明する。図2、図 3、図4、図5は、データ転送経路の一例を示す図であ

[0021] たとえば、ペリフェラル11により変換された受信データは、FIF032に落えられる、マスターDSP1、スレープDSP2、3では、FIF032に落えられ受信データを、図2に示す経路で読み出す。[0022]また、DSP間のデーケ病説は、図3および図4に示す経路で読み出す。 たとえば、マスクーSP1では、FIF031を結由して、スレープDSP2、3にデータを転送する(図3参照)。また、スレープDSP2、3では、FIF031を経由して、マスターDSP1にデータを転送する(図4参照)。

【0023】また、データを出力する場合、マスターD SP1,スレーブDSP2,3では、送信データをFI FO33に蓄える。そして、ペリフェラル12では、F IFO33からデータを受け取り、変換後のデータを出 力する(図5参照)。

【0024】なお、本実施の形態では、ベリフェラル1 1,12として、リアルタイムに動作するAD実験器。 AD実験器を選集にたなか、条ベリフェラルに対してそれぞれFIFO32,33を接続したが、たとえば、ベ リフェラル11,12をマスターDSPIだけで制御する場合には、FIFO32,32を確略できる。

【0025】このように、本実施の形態では、マスター として動作するDSPとスレーブとして動作する複数の DSPとを備える構成とし、さらに、FIFOおよびク ロスバースイッチを経由してデバイス間を接続してい る。これにより、スレープDSP間以外の任意のデバイ ス間でデータ転送を実現できる。また、FIFOを経由 した高速なデータ転送を実現できる。また、クロスバー スイッチを用いることによって、従来と比較して高額な FIFO数を削減できるため、コストを低減できる。 【0026】実施の形態2.図6は、本発明にかかるマ ルチプロセッサシステムの実施の形態2の機成を示す図 であり、4.5.6はDSPである。実施の形態1で は、FIFO31の両端子がそれぞれマスターDSP1 とクロスバースイッチ21に接続されているが、実施の 形態2では、たとえば、FIFO31の両端子がクロス バースイッチに接続されている。これにより、DSP 4、5、6がすべて同一の扱いとなり、マスター、スレ ープという機能分担がなくなる。なお、DSP以外のデ バイスについては、前述した実施の形態1と同様である ためその説明を省略する。

【0027】以下、実施の形態1と同様に、マルチプロセッサシステムをディジタル無線機に適用した場合を一例として説明する。したがって、ペリフェラル11を入 カペリフェラルとし、ペリフェラル12を出力ペリフェラルとする。

[0028]ここで、本英施の形態のつルナンロセッサ システムのデータ版送路について説明する。図7、図 8、図0は、データ版送路的一例を示す図である。 [0029]たとえば、ベリフェラル11により変換された受信データは、FIFO32に激えられる。DSP 4.5、6では、FIFO32に激えられ受信データを、図7に元す経路で落めれず。

[0030]また、DSP間のデータ販送は、図8に示す経路で表現できる。たとえば、DSP4では、FIF 031を経由して、DSP5、6にデークを転送する (図8参照)。また、DSP5では、FIF031を経 由して、DSP4、6にデークを転送する(図8参 駅)、DSP6では、FIF031を経由して、DSP 4、5にデータを転送する(図8参照)。このように、 任意のDSP間においてFIF0を用いた高速転送を実 現できる。

【0031】また、データを出力する場合、DSP4. 5,6では、送信データをFIFO33に答える。そし て、ペリフェラル12では、FIFO33からデータを 受け取り、変換後のデータを出力する(図9参照)。

【0032】このように、本実施の形態では、FIFO およびクロスバースイッチを経由してすべてのデバイス を接続しているため、任意のデバイス間でデータ転送を 実現できる。また、マスター、スレーブという関係に機 能を分担することなく、FIFOを経由した高速なデー 夕転送を実現できる。また、クロスバースイッチを用い ることによって、従来と比較して高額なFIFO数を削 減できるため、コストを低減できる。

【0033】なお、上記実施の形態1および2では、F IFOを用いたデータ転送について説明したが、これに 限らず、たとえば、FIFOをDP (Dual Port) -R AMに置き換えてもよい。

[0034]

【発明の効果】以上、説明したとおり、本発明によれ ば、データ蓄積手段および切り替え手段を経由してデバ イス間を接続している。これにより、任意のデバイス間 のデータ転送を実現できる、という効果を奏する。

【0035】つぎの発明によれば、マスターとして動作 するプロセッサとスレーブとして動作する複数のプロセ ッサとを備える構成とし、さらに、データ蓄積手段およ び切り替え手段を経由してデバイス間を接続している。 これにより、スレーブとして動作するプロセッサ間以外 の任意のデバイス間でデータ転送を実現できる、という 効果を奏する。また、データ蓄積手段を共有できるた め、従来と比較してデータ薔積手段を削減できる、とい う効果を奏する。

【0036】つぎの発明によれば、データ蓄積手段を、 マスターとして動作するプロセッサとスレーブとして動 作するその他のプロセッサとの間で転送されるデータを 一時的に蓄えるプロセッサ用FIFOと、周辺機器とプ ロセッサとの間で転送されるデータを周辺機器毎に一時 的に蓄える複数の周辺装置用FIFOと、で構成する。 これにより、FIFOを経由した高速なデータ転送を実 現できる、という効果を奏する。

【0037】つぎの発明によれば、プロセッサと周辺装 置との間、およびプロセッサ間、でデータ萎縮手段およ び切り替え手段を経由したデータ転送を行うため、すな わち、データ蓄積手段および切り替え手段を経由してす べてのデバイスを接続しているため、任意のデバイス間 でデータ転送を実現できる、という効果を奏する。ま た、データ蓄積手段を共有できるため、従来と比較して データ蓄積手段を削減できる、という効果を奏する。 【0038】つぎの発明によれば、データ蓄積手段を、 プロセッサ間で転送されるデータを一時的に蓄えるプロ セッサ用FIFOと、周辺機器とプロセッサとの間で転 送されるデータを周辺機器毎に一時的に蓄える複数の周 辺装置用FIFOと、で構成する。これにより、マスタ スレーブという関係に機能を分担することなく。F IFOを経由した高速なデータ転送を実現できる、とい う効果を奉する。

【0039】つぎの発明によれば、切り替え手段として クロスバースイッチを用いることによって、従来と比較 して高額なFIFO数を削減できるため、コストを低減 できる、という効果を奏する。

【0040】つぎの発明によれば、プロセッサと周辺装 置との間、およびマスターとして動作するプロセッサと スレーブとして動作するプロセッサとの間、でFIFO および切り替え装置を経由したデータ転送を行う。これ により、スレーブとして動作するプロセッサ間以外の任 意のデバイス間でデータ転送を実現できる、という効果 を奉する。また、FIFOを経由した高速なデータ転送 を実現できる、という効果を奏する。

【0041】つぎの発明によれば、プロセッサと周辺装 置との間 およびプロセッサ間 でFIFOお上び切り 替え装置を経由したデータ転送を行う。これにより、任 意のデバイス間でデータ転送を実現できる、という効果 を奏する。また、マスター、スレーブという関係に機能 を分担することなく、FIFOを経由した高速なデータ 転送を実現できる、という効果を奏する。

【図面の簡単な説明】

【図1】 本発明にかかるマルチプロセッサシステムの 実施の形態1の構成を示す図である。

【図2】 データ転送経路の一例を示す図である。

【図3】 データ転送経路の一例を示す図である。

【図4】 データ転送経路の一例を示す図である。 【図5】 データ転送経路の一例を示す図である。

【図6】 本発明にかかるマルチプロセッサシステムの 実施の形態2の構成を示す図である。

【図7】 データ転送経路の一例を示す図である。

【図8】 データ転送経路の一例を示す図である。 【図9】 データ転送経路の一例を示す図である。


【図10】 従来のデータ処理装置の構成を示す図であ


【図11】 従来のデータ処理装置の構成を示す図であ

【符号の説明】

1 マスターDSP (masterDSP)、2,3 スレープDSP (slaveDSP)、4, 5, 6 D SP、11、12 ベリフェラル (Periphera

1). 21 クロスバースイッチ (Cross ba r), 31, 32, 33 FIFO.





フロントページの続き